Multiplexer-Architektur für ungerades Paritätsbit

Skizze einer Multiplexer-Architektur, die zu einem Vier-Bitsignal ein ungerades Paritätsbit liefert. Es zeigt auch, welche die Eingangs- und welche die Steuerbits sind.